Тактирование STM32

Стал более менее нормально ориентироваться в системе тактирования, поэтому решил запилить заметку.

В отличие от AVR в STM32 3 источника тактирования:

1. Внутренний RC (HSI) — установлен внутри мк, поэтому частота всегда фиксированная, недостаток — частота может плавать, для 103 серии 8МГц, для 407 16МГц.

2. Внешний (HSE) — например, кварцевый резонатор, соответственно высокая стабильность и точность отсчетов. Можно частоту изменять, путем замены кварца, т.е. что поставишь то и будет. Максимальная частота для 103 — 25МГц, для 407 серии — 26МГц.

3. Умножитель частоты (PLL) — в этом случае, в начале нужно выбрать какой будет «базовый» источник: HSE или HSI. Далее путем задания коэффициентов, базовая частота делится или умножается. На полученной частоте будет работать камень. Т.е. частоты выше ~25МГц можно получить только задействовав модуль PLL.

При этом нужно учесть что при использовании HSI в качестве базовой, максимальная частота будет ниже чем при использовании HSE. Кроме того, так как частота HSI может плавать, то PLL будет изменяться вместе с ней. Например, мы рассчитываем что HSI = 8МГц, в реальсти она 7.8МГц, допустим коэффициент умножения частоты 9. Тогда на выходе вместо 8*9 = 72МГц, получим 7.8*9 = 70МГц. Где то это не сыграет роли, а где то может и помешать.

Вначале все каменюги стартуют на HSI. Затем можно переключиться на HSE или PLL, в случае каких то сбоев, микроконтроллер не отключатся, а переходит на HSI. Кроме основной тактовой SYSCLK нужно не забывать, что периферия тактируется от разных шин (названия могут отличаться в разных сериях). Каждая шина имеет свою максимальную тактовую частоту, которая может быть намного меньше SYSCLK, поэтому для настройки у каждой шины есть предделители.

Дабы немного освоиться с настройкой лучше поковыряться в STM32Cube Mx, если параметры вне диапазона, то подсвечиваются красным. Выставленные настройки сгенерятся в проект.

Чтобы использовать HSE нужно предварительно в RCC указать внешний кварц, иначе HSE будет не доступно в разделе Clock configuration

Самое неудобное как оказалось, это определение текущей тактовой, для меня в первое время это было весьма проблематично. Можно понадеяться, что все сконфигурировано правильно. Для 100% уверенности у STM32 есть специальная нога MCO, на которую можно вывести текущий тактовый сигнал, тыкнуться осциллографом и посмотреть. При этом нужно учитывать, максимальную частоту GPIO (см. мануал).

Для 103 mco выводится напрямую, т.е. если кварц на 8МГц, то и на пине MCO будет 8МГц, не совсем удобно.

Для F4 MCO можно вывести с предделителем

При настройке тактирования есть еще один тонкий момент с чтением флеш памяти. Если дословно переводить даташит 103 серии:
Данные и инструкции Flash памяти поступают через шину AHB. Если камень работает на частоте выше 24МГц, то медленная флеш не будет успевать, поэтому нужно включать буфер упреждающей выборки(Prefetch buffer). Кроме того, необходимо включать задержку перед чтением операций программируемых «на лету»
нулевая задержка, если 0 < SYSCLK ≤ 24 MHz один цикл, если 24 MHz < SYSCLK ≤ 48 MHz два цикла, если 48 MHz < SYSCLK ≤ 72 MHz Prefetch buffer должен включаться/выключаться только когда SYSCLK ниже чем 24МГц без предделителя на шине AHB (SYSCLK должно быть равно HCLK). Prefetch buffer обычно включается или выключается во время инициализации, когда микроконтроллер тактируется от внутреннего 8МГц RC (HSI) генератора. Да, это тоже нужно учитывать при тактировании 🙂 Если есть желание - курите референс мануал, если нет - пользуйтесь SPL, HAL. Прошивок не будет, потому что с кубом и HAL это не актуально - выставить нужные частоты галочками не составит труда. В качестве бонуса оставлю настройку битами, мне пригодилось: Для внешнего кварца:

RCC->CR|=RCC_CR_HSEON; //Запускаем генератор HSE.
while (!(RCC->CR & RCC_CR_HSERDY)) {}; // Ждем готовности
RCC->CFGR &=~RCC_CFGR_SW; //Сбрасываем биты
RCC->CFGR |= RCC_CFGR_SW_HSE; // Переходим на HSE

Для внутреннего PLL

 RCC->CFGR |= RCC_CFGR_PLLMULL6;               //HSI / 2 * 6 = 24 MHz
  RCC->CR |= RCC_CR_PLLON;                      //enable PLL
  while((RCC->CR & RCC_CR_PLLRDY) == 0) {}      //wait till PLL is ready
  RCC->CFGR &= ~RCC_CFGR_SW;                    //clear SW bits
  RCC->CFGR |= RCC_CFGR_SW_PLL;                 //select PLL as system clock
  while((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_1) {} //wait till PLL is used

Для внешнего PLL

  RCC->CR |= RCC_CR_HSEON;                      //enable HSE
  while((RCC->CR & RCC_CR_HSERDY) == 0) {}      //wait till HSE is ready
  RCC->CFGR |= RCC_CFGR_HPRE_DIV1  |            //HCLK = SYSCLK
               RCC_CFGR_PPRE2_DIV1 |            //PCLK2 = HCLK
               RCC_CFGR_PPRE1_DIV1;             //PCLK1 = HCLK
  RCC->CFGR &= ~RCC_CFGR_PLLMULL;               //clear PLLMULL bits
  RCC->CFGR |= RCC_CFGR_PLLSRC_PREDIV1 |        //PLL source = PREDIV1
               RCC_CFGR_PLLXTPRE_PREDIV1_Div2 | //HSE / 2 = 4 MHz
               RCC_CFGR_PLLMULL6;               //4 * 6 = 24 MHz
  RCC->CR |= RCC_CR_PLLON;                      //enable PLL
  while((RCC->CR & RCC_CR_PLLRDY) == 0) {}      //wait till PLL is ready
  RCC->CFGR &= ~RCC_CFGR_SW;                    //clear SW bits
  RCC->CFGR |= RCC_CFGR_SW_PLL;                 //select PLL as system clock
  while((RCC->CFGR & RCC_CFGR_SWS) != RCC_CFGR_SWS_1) {} //wait till PLL is used